My favorites | Sign in
Project Home Wiki Issues Source
READ-ONLY: This project has been archived. For more information see this post.
Project Information
Members

Processador Mips 16 bits escrito em Verilog para ser gravado em uma FPGA.

Esse trabalho foi desenvolvido na Universidade Federal de Minas Gerais por cinco excelentes alunos:

Cláudio da Cunha Menezes Junior, Daniel Carlos Hovadick Félix, Marconi Chaves dos Santos, Hérico Valiati, Juan Oliveira

Powered by Google Project Hosting